

СОДЕРЖАНИЕ

1. Что такое схемотехника. Основные определения (элемент, устройство, цифровое устройство, система). Сигнал, типы сигналов. Классификация элементов.....	3
2. Основные параметры и характеристики логических элементов, их классификация.	5
3. Логические элементы на биполярных транзисторах. Диодно-резисторная логика (ДРЛ) 8	
4. Логические элементы на биполярных транзисторах. Диодно-транзисторная логика (ДТЛ).....	11
5. Логические элементы на биполярных транзисторах. Транзисторно-транзисторная логика (ТТЛ)	15
6. Логические элементы на полевых транзисторах. Общие сведения. Классификация полевых транзисторов и основные их параметры.....	18
7. Логические элементы на полевых транзисторах. Инвертор с линейной, нелинейной, квазилинейной и токостабилизирующей нагрузками.....	20
8. Логические элементы на полевых транзисторах. Логические элементы с одним типом проводимости.....	22
9. Логические элементы на полевых транзисторах. Инвертор на КМДП транзисторах. Логические элементы на КМДП транзисторах.	23
10. Функциональные узлы комбинационного типа. Дешифратор. Функциональная и реальная схемы дешифратора. Время переключения.	25
11. Функциональные узлы комбинационного типа. Дешифратор. Увеличение разрядности дешифратора. Реализация произвольных булевых функций на дешифраторе.	27
12. Функциональные узлы комбинационного типа. Шифратор. Схема шифратора. Управляющие входы/выходы. Расширение разрядности шифратора.....	29
13. Функциональные узлы комбинационного типа. Мультиплексор. Схема мультиплексора. Реализация мультиплексора на дешифраторе и логике.	31
14. Функциональные узлы комбинационного типа. Мультиплексор. Мультиплексор со входом разрешения. Увеличение разрядности мультиплексора. Реализация произвольных булевых функций на базе мультиплексора.	33
15. Функциональные узлы комбинационного типа. Демультимплексор.	36
16. Функциональные узлы комбинационного типа. Компараторы. Признаки равенства, больше и меньше битов. Таблицы истинности и булевы выражения. Нарастивание разрядности. Реализация компаратора на равенство с использованием демультимплексора и мультиплексора.....	38
17. Функциональные узлы комбинационного типа. Сумматоры. Определение, классификация. Одноразрядные сумматоры (полусумматор и полный сумматор).....	40
18. Функциональные узлы комбинационного типа. Сумматоры. Многоразрядные сумматоры. Последовательный сумматор. Параллельный сумматор с последовательным переносом.	43
19. Функциональные узлы комбинационного типа. Сумматоры. Многоразрядные сумматоры. Параллельный сумматор с параллельным переносом.	44
20. Функциональные узлы комбинационного типа. Сумматоры. Многоразрядные сумматоры. Сумматоры групповой архитектуры (с цепным и параллельным переносом). 46	
21. Функциональные узлы комбинационного типа. Сумматоры. Многоразрядные сумматоры. Сумматор с условным переносом и накапливающий сумматор.	48
22. Функциональные узлы комбинационного типа. Умножитель.....	50
23. Функциональные узлы последовательностного типа. Триггеры. Определение, классификация, основные параметры.	52
24. Функциональные узлы последовательностного типа. Триггеры. RS триггер. Схема, принцип работы. Описание работы табличным способом, характеристическими уравнениями, графом, диаграммами работы.	54

25. Функциональные узлы последовательностного типа. Триггеры. JK триггер. Описание работы табличным способом диаграммами работы.	57
26. Функциональные узлы последовательностного типа. Триггеры. D триггер. Описание работы табличным способом диаграммами работы. T триггер. Описание работы табличным способом диаграммами работы.	59
27. Функциональные узлы последовательностного типа. Триггеры. Комбинированные триггеры (Синхронный JK триггер с асинхронным входами сброса и установки RS).	62
28. Функциональные узлы последовательностного типа. Триггеры. Комбинированные триггеры (Синхронный D-триггер с асинхронным входами сброса и установки RS).	63
29. Функциональные узлы последовательностного типа. Регистры. Общие сведения, классификация.	64
30. Функциональные узлы последовательностного типа. Регистры. Параллельный регистр. Параллельный регистр с выходами с третьим состоянием.	65
31. Функциональные узлы последовательностного типа. Регистры. Последовательный регистр. Последовательный регистр со входом разрешения сдвига.	67
32. Функциональные узлы последовательностного типа. Регистры. Сдвиговый двунаправленный регистр.	69
33. Функциональные узлы последовательностного типа. Счетчики. Двоичный счетчик с последовательным переносом.	71
34. Функциональные узлы последовательностного типа. Счетчики. Двоичный счетчик с параллельным переносом.	74
Пересчетные схемы на базе реверсивного счетчика.	75
35. Статические и динамические риски при проектировании комбинационных устройств.	76

1. Что такое схемотехника. Основные определения (элемент, устройство, цифровое устройство, система). Сигнал, типы сигналов. Классификация элементов.

Схемотехника — это наука о проектировании и исследовании схем электронных устройств.

Элемент — составная часть схемы, которая выполняет функцию (неделим на составные части)

Устройство — выполняет функцию, состоит из частей

Система — выполняет весь набор функций

Пример: винчестер

Для компании по сборке ПК — элемент

Для программиста — устройство

Для компании по производству - система

Сигнал — изменение физической величины (Электрический сигнал — изменение электрической величины: I , U)

- Цифровые — информация кодируется
- Аналоговые

Классификация элементов:

1. По назначению:

- Логические — реализуют функции алгебры логики
 - 1) Комбинационные — выходной сигнал является функцией только входных сигналов
 - 2) Последовательностные — выходной сигнал зависит от входных сигналов и текущего состояния
- Запоминающие — используются в устройствах хранения данных
- Усилительные — преобразуют нестандартные сигналы к уровням логических элементов, которые их обрабатывают
- Индикация
- Вспомогательные

2. По способу передачи информации:

- Асинхронные
- Синхронные

3. По способу кодирования двоичных переменных:

- Потенциальный

В потенциальных элементах входные и выходные переменные кодируются различными уровнями электрического потенциала. Один из этих уровней принимается за 1, другой за 0. Если за 1 принят высокий уровень, а за 0 — низкий, то обработка информации осуществляется в положительной логике. При противоположном кодировании уровней имеет место отрицательная логика.

- Импульсный

В импульсных элементах 1 представляется наличием импульса напряжения или тока в начале такта, а 0 - отсутствием импульса. Импульсные сигналы характеризуются постоянной длительностью $t_{\text{и}} < T$ и не зависят от частоты смены информации (T — длительность машинного такта).

Следует отметить что, деление сигналов на импульсные и потенциальные относительно. Тип сигнала определяется через длительность такта, зависимость от частоты тактового генератора устройства. Импульсный сигнал — сигнал длительность которого меньше

длительности такта. Потенциальный сигнал – сигнал с длительностью не меньше длительности такта.

- Динамический

Определяет последовательность импульсов

В динамических элементах 1 представляется пачкой импульсов или возобновляемым (регенерируемым) через необходимый интервал времени потенциалом, а 0 – отсутствием импульсов или потенциала.

- Фазовые

В фазовых элементах используются сигналы в виде синусоидальных напряжений, а значения 1 и 0 двоичных переменных кодируются фазой синусоидальных напряжений относительно опорного напряжения.

4. По виду реализуемой логической функции:

Логические элементы прежде всего классифицируют по выполняемым ими логическим функциям. Они представляют собой операции над логическими переменными, которые обозначают А, В, С и т.д. В алгебре логики различные логические выражения могут принимать только два значения: «истинно» или «ложно». Для обозначения истинности или ложности выражений используют соответственно символы «1» или «0».

Все возможные логические операции любого числа логических переменных можно образовать с помощью трех основных операций: логического отрицания (инверсии, операции НЕ), логического сложения (дизъюнкции, операции ИЛИ), логического умножения (конъюнкции, операции И). Инверсия обозначается знаком «-» над переменной.

5. По принципу построения:

- диодно-транзисторной логики (ДТЛ);
- диодно-резисторной логики (ДРЛ);
- транзисторно-транзисторной логики (ТТЛ);
- логики на МДП и КМДП-транзисторах.

2. Основные параметры и характеристики логических элементов, их классификация.

Параметры и характеристики

X -ко, $\rightarrow$ зависимость сигнала от сигнала

Параметры $\rightarrow$ значение

Аналоги

- комбинаторный (0-40)
- цифровый (40-60)
- аналоговый

Хар-ки логических элементов (ЛЭ): Параметры ЛЭ:

1) Передаточная

$$Y_{out} = f(Y_{in})$$

2) Выходная

$$Y_{out} = f(Y_{in})$$


3) Входная

$$Y_{out} = f(Y_{in})$$

Классификация

- 1) Статические (н. не переключаются)
- 2) Динамические (н. переключаются)
- 3) И другие (микроэлектронные, конструктивные, механические)

① Для одного входа с инвертированием



Тут можно считать выход как сигнал и. переключается, и. и. логич. $\pm$ - выход

- уровень лог. нуля выходной $(U_{0x}^0; U_{0x}^1; U_{0x}^{out})$
- $U_{0x}^0 = U_{0x}^1 = U^0$
- $U_{0x}^1 = U_{0x}^{out} = U^1$

уровень и. преобразов. уровней, для сиф. элементов и.

- пороговое напряжение $U_{пор}^0; U_{пор}^1$ - выходное
- $U_{пор}^0$ - макс. входное, при котором инвертер переходит в логич. "1"

$U_{пор}^1$ - мин. входное, при котором инвертер переходит в логич. "0"

- логический перепад $U_{лп}$

$$U_{лп} = U^1 - U^0; U_{лп} = U_{пор}^1 - U_{пор}^0$$

или больше, или меньше

- выходные и входные токи $(I_{0x}^0, I_{0x}^1, I_{0x}^0, I_{0x}^1)$

- $I_{пор}^0; I_{пор}^1$

- $P_{ст}^0; P_{ст}^1$ - статическая мощность

- $U_{н}^+$ - если $U_0 + U_1 < U_{пор}^0$, то все логич.

- $U_{н}^-$ - если $U_0 + U_1 > U_{пор}^1$, то все логич.

2023.06.14 00:05


Улучшение помехоустойчивости:

а) Увеличение U_H

б) Увеличение разн. $[U'_{пер}; U'_{пер}]$ - сделать переход более крутым (напряжение не скачет, это уменьшится)


в) Улучшение н. с. температурными переходами

$U_{вх}$



Динамические хр-ки - характеризуют быстротечность

② $U_{вх}$



• t_{01} - время задержки распространения с 0 по 1 при включении

• t_{10} - при выключении

• t_{01}^{01} - длительность фронта - время переключения входного сигнала 1 → 0

• t_{10}^{01} - длительность восходящего фронта - время переключения 0 → 1

• F_{max} - максим. частота входного сигнала




• $\tau_{гит}$ - длительность, мощность - выделение или потребление н. в. в время переключения

Заданы для расчета переключения

Основной метод энергосбережения - снижение или оптимизация сопротивлений

③ Изотерм. разделение по выходу (кр. лог)

Кон-во единичных нагрузок, которые можно подключить к выходу



$$U_{вых} = \frac{U_{вх} R_2}{R_1 + R_2}$$

а) $R_1 = R_2$: $U_{вых} = \frac{U_{вх}}{2}$

б) $R_2 \gg R_1$: $U_{вых} = U_{вх}$

в) $R_1 \gg R_2$: $U_{вых} = 0$

2023 06 14 00:05

Для поиска корней функции $f(x)$ условие $f(x) = 0$ $\Rightarrow f(x) = 0$

При большом n $f(x)$ это функция. и условие поиска не выполнено.

Емкости все складываются, точнее перемещаются. прибор $\rightarrow$ работает медленнее

2) контроллер, объединяет из $f(x)$ (координаты)

координаты

3) температура, влажность, ...

4) тип корпуса

3. Логические элементы на биполярных транзисторах. Диодно-резисторная логика (ДРЛ)

Элемент ИЛИ на диодно-резисторной логике.

Резисторы – токоограничивающие элементы, нужны чтобы диоды не сгорели.

Если диоды подключены последовательно – то они вместе либо вместе открыты, либо закрыты.

Логические схемы И и ИЛИ можно реализовать с помощью полупроводниковых диодов. Диоды обладают односторонней проводимостью. Их сопротивление току в прямом направлении очень мало, а в обратном направлении велико. Поэтому можно считать, что диод проводит ток лишь в прямом направлении, когда потенциал анода положителен относительно потенциала катода. Если на катод подано положительное напряжение достаточной величины, ток через диод прекращается. Это равносильно разрыву электрической цепи (ее сопротивление становится очень большим). В логических схемах, выполненных на диодах, именно путем подачи на катод положительного (управляющего) напряжения от дополнительного источника или от другой логической схемы осуществляется запирающее действие диода.

Схема работает следующим образом. При отсутствии входных сигналов (потенциал в точках Вход 1 и Вход 2 равен нулю) от источника U через сопротивление R и диоды в прямом направлении протекает ток к входам. Образуется делитель напряжения, состоящий из сопротивления R и диодов, соединенных параллельно. Сопротивление резистора R выбирается в десятки раз больше сопротивления диодов в прямом направлении. При открытых диодах потенциал на выходе будет приблизительно равен нулю. Потенциал на выходе не изменится заметно при наличии сигнала только на одном входе, т. к. другой диод остается открытым. Если же оба диода будут заперты в результате подачи на входы положительных сигналов, то потенциал на выходе скачкообразно возрастет почти до $+U$.




Рис. 3.24: а - диодно-резисторная схема И; б - временная диаграмма схемы

- 1) $U_{вх1} = U_{вх2} = 0.2В$
 $VD1, VD2$ – открыты
 $U_{вых} = U_{вх} + U_{до} = 1В = U_0$
- 2) $U_{вх1} = 2.4В, U_{вх2} = 0.2В$
 $VD1$ – закрыт, $VD2$ – открыт
 $U_{вых} = 1В = U_0$
- 3) $U_{вх1} = U_{вх2} = 2.4В$
 $VD1, VD2$ – закрыты
 $U_{вых} = U_{вх} + U_{до} = 3.2В = U_1$

Количество входов логического элемента "И" зависит от количества диодов. Если использовать два диода, то получится логический элемент "2И", если три диода — то логический элемент "3И", если четыре диода, то логический элемент "4И", и так далее.

С помощью диодов и резисторов можно реализовать и логическую схему ИЛИ (рис. 3.25, а).




Рис. 3.25: а - диодно-резисторная схема ИЛИ; б - временная диаграмма схемы

Схема работает следующим образом. При отсутствии сигналов на входах потенциал на выходе равен нулю, т. к. второй конец резистора R также является заземленным. Если на какой-либо из входов поступает положительный импульс, то диод отпирается, вход оказывается напрямую соединён с выходом и через соответствующий диод протекает ток. Потенциал в средней точке делителя, образованного диодом (диодами) и резистором R , будет приблизительно равен верхнему уровню импульса, поскольку и в этом случае сопротивление R выбирается во много раз большим сопротивлению открытого диода.

При этом другой диод $D2$ заперт, поскольку высокий потенциал входа $X2$, действует через узловую точку на диод $D2$ в обратном направлении. Тем самым высокий потенциал со входа 1 не попадает на другой вход, что обеспечивает развязку входов друг от друга. (на нем будет отрицательное напряжение, очень хорошо закрыт, около состояния пробоя)

Из временной диаграммы (рис. 3.25, б) видно, что сигнал на выходе появляется тогда, когда хотя бы на один вход подан импульс.

Достоинством диодно-резисторных логических схем является их простота, а недостатком - ослабление сигнала на выходе, т. е. то, что амплитуда выходного сигнала получается меньше амплитуды входного. Из-за ослабления сигнала не принято соединять последовательно более двух диодно-резисторных логических схем (падает напряжение, **каскадирование ограничено**).

4. Логические элементы на биполярных транзисторах. Диодно-транзисторная логика (ДТЛ)

Транзисторы являются важнейшими элементами в схемах современных вычислительных машин. В транзисторных логических схемах входные сигналы также изменяются скачкообразно между двумя уровнями, один из которых принимают за логический 0, а другой - за логическую 1.

Транзисторы обычно работают в так называемом ключевом режиме, который характеризуется тем, что транзистор или полностью заперт (режим отсечки), или полностью открыт (режим насыщения). Сопротивление участка эмиттер - коллектор изменяется от долей Ома (открыт) до десятков и сотен килоом (заперт). В схемах с общим эмиттером транзистор запирается путем подачи на его базу сигналов соответствующей полярности (отрицательной для п-р-п транзисторов).

Простейшей транзисторной логической схемой является инвертор (рис. 3.27), который реализует функцию НЕ. Когда на вход инвертора подается сигнал положительной полярности, на его выходе получается сигнал отрицательной полярности, и наоборот. Благодаря усилительным свойствам транзистора инвертор очень удобен для совместной работы с диодно-резисторными схемами; при этом образуется схема диоднотранзисторной логики (ДТЛ). Своё название технология получила благодаря реализации логических функций (например, И) с помощью диодных цепей, а усиления сигнала — с помощью транзистора. На рис. 3.28, в качестве примера, представлена диодно-транзисторная схема для функции И-НЕ.




Рис. 3.27. Транзисторный инвертор


Увх растет с 0 до Удо, при достижении 0.8В (Удо) открывается БЭ переход (переход в активный режим), который усиливает токи с коллектора,

соответственно токи через R2 растут и напряжение на выходе падает. Когда транзистор полностью откроется и станет постоянен $U_{\text{вых}} = U_{\text{кэ.насыщ}}$.

ДТЛ для функции И-НЕ

а – где соединяются D1 и D2

в – перед транзистором



Если на один из входов X_1 , и X_2 подан сигнал $U_{\text{вх}0} = 0.2\text{В}$, то один из диодов открыт и в схеме течет ток источника E_k через резистор R_1 и открытый диод. При этом в точке А установится потенциал $U_a = 1\text{В}$, недостаточный для отпириания двух последовательно включенных диодов VD_3 и VD_4 и ЭП транзистора. В результате транзистор VT_1 будет закрыт и на выходе схемы установится напряжение $U_{\text{вых}1} = E_k$, соответствующее логической единице.

$$1) U_{\text{вх}2} = U_{\text{вх}1} = 0.2\text{В}$$

$$U_a = U_{\text{до}} + U_{\text{вх}} = 1\text{В}$$


D_3, D_4 закрыты, транзистор в отсечке – БЭ закрыт

$$U_{\text{вых}} = 5\text{В}$$

$$2) U_{\text{вх}1} = 3.2\text{В}, U_{\text{вх}2} = 0.2\text{В}$$

D1 закрыт, D2 открыт (Если анализировать с 1, то в т. а напряжение 4В, что не может быть, если анализировать со 2. А если со 2, то в т. а напряжение 1В, тогда в 1 будет сильно закрыт, т.к. подано отрицательное напряжение)

$$U_a = U_{до} + U_{вх} = 1В$$



Такое состояние схемы будет до тех пор, пока на оба входа X_1 и X_2 не будет подан высокий уровень сигнала $U_{вх1}$ (логическая единица). В этом случае диоды VD_1 и VD_2 закрываются, потенциал точки А увеличивается и становится достаточным для открывания диодов VD_3 и VD_4 и в цепи течет ток от источника E_k через резистор R_1 , диоды VD_3 и VD_4 в базу транзистора VT_1 . В результате транзистор VT_1 открывается и на выходе схемы устанавливается низкий уровень напряжения $U_{вых0} = U_{ост} = 0.1 В$ (логический нуль), следовательно, в схеме ДТЛ выполняется операция И–НЕ.

3) $U_{вх2} = U_{вх1} = 3.2В$

Повышаем $U_{вх}$ с 0.2 – 3.2 в т. а: до 1.6 – ничего не происходит

1.6 – D_3 и D_4 открылись

до 2.4 – начинает открываться транзистор


Резистор R_3 служит в данной схеме для того, чтобы создать цепь рассасывания накопленного в базе транзистора VT_1 заряда (при переключении VT_1 из открытого состояния в закрытое). В некоторых случаях резистор R_3 соединяется не с землей, а с источником отрицательного напряжения $E \approx -2 В$, для того чтобы обеспечить более быстрое рассасывание базового заряда и уменьшить время задержки сигнала.

Диоды смещения VD_3 и VD_4 выполняют роль элемента связи между двумя частями схемы и повышают помехоустойчивость схемы, смещают уровень порогового открывающего напряжения в большую сторону.

Схема ДТЛ обладает существенным недостатком большое количество диодов, а каждый диод – это транзистор в диодном включении. Каждый такой транзистор нуждается в изолирующем кармане и поэтому площадь, занимаемая схемой на подложке, оказывается очень большой. Отсюда появилась идея заменить совокупность логических диодов (VD_1 и VD_2) и диодов VD_3 и VD_4 одним многоэмиттерным транзистором, выполненным в одном изолирующем кармане. Таким образом был осуществлен переход к

одному из самых распространенных семейств логических ИС – схемам транзисторно-транзисторной логики (ТТЛ).

Для реализации ИЛИ-НЕ: перевернуть VD1 и VD2




Предполагаем, что на входе имеется два уровня: малый ($<0,8\text{В}$) и большой ($>0,8\text{В}$). Тогда при наличии на одном из входов потенциала $>0,8\text{В}$ происходит открытие диода. Но если потенциал превысил $0,8\text{В}$ только на одном из входов, то прошедший через диод D1 или D2 не пройдет дальше, «застряв» в двойном диоде D3. Поэтому для того, чтобы ток дошел до базы транзистора T1, необходимо чтобы сразу оба диода D1 и D2 были открыты. Будучи открытым, транзистор пропускает ток от источника питания на землю (заземляет/зануляет), что равносильно появлению на выходе лог. 0.

5. Логические элементы на биполярных транзисторах. Транзисторно-транзисторная логика (ТТЛ)

В ТТЛ схемах для реализации логического элемента "2И" вместо параллельного соединения диодов используется многоэмиттерный транзистор. Физика работы этого логического элемента не отличается от работы диодного логического элемента "2И". Высокий потенциал на выходе многоэмиттерного транзистора получается только в том случае, когда на обоих входах логического элемента (эмиттерах транзистора) присутствует высокий потенциал (то есть нет эмиттерного тока).

Принцип работы



В ТТЛ-элементах многоэмиттерный транзистор Т1 осуществляет операцию И, а транзистор Т2 с резистором R2 - операцию НЕ, реализуя таким образом базис И-НЕ.

Если на все входы подана лог. 1, т.е. высокий потенциал, то все эмиттеры транзистора Т1 заперты и эмиттерные токи отсутствуют. Заметим, перехода база-коллектор транзистора Т1 остается открытым. Поэтому по цепи $+E - R1 - \text{база } T1 - \text{коллектор } T1 - \text{база } T2 - \text{эмиттер } T2 - \text{корпус}$ течет ток $I_{б_нас}$, который открывает и вводит в насыщение транзистор Т2, вследствие чего, отпирается транзистор VT4 и на выходе схемы устанавливается уровень логического нуля.


При подаче низкого потенциала 0 хотя бы на один из входов, базо-эмиттерный переход многоэмиттерного транзистора VT1 смещается в прямом направлении (отпирается), и практически весь ток, протекающий через резистор R1, ответвляется на "землю". Появляется значительный ток $I_{э}$, который создает на R1 падение напряжения $I_{э} R_{э} = E$. Потенциал точки а приближается к нулевому потенциалу корпуса, в результате чего разность потенциалов между базой и эмиттером транзистора Т2 становится близкой к

нулю, ток I_{B2} прекращается и он переключается в режим отсечки. В результате ток, протекающий через резистор R_2 , насыщает базу транзистора VT_3 . Транзисторы VT_3 и VT_4 подключенные согласно схеме Дарлингтона, образуют составной транзистор, который представляет собой эмиттерный повторитель. Он выполняет функцию выходного каскада для усиления мощности сигнала. На выходе схемы образуется сигнал высокого логического уровня.

VD_3 – чтобы предотвратить открытие транзистора VT_3 при нулевом сигнале на выходе

R_4 – в момент переключения схемы открываются оба транзистора VT_3 и VT_4 , через них протекает большой ток, этот резистор является ограничительным

VD_1 , VD_2 – ограничивают отрицательные токи



$$1) U_{BX1} = U_{BX2} = 0,2 \text{ В}$$

$$U_{BX} a = 5 \text{ В}$$

$$U_{BX} b_{\text{соед}} = 0,2 \text{ В}$$

$$\left. \begin{array}{l} U_{BX} a = 5 \text{ В} \\ U_{BX} b_{\text{соед}} = 0,2 \text{ В} \end{array} \right\} U_{BX} b_{\text{т}} = 4,8 \text{ В} \Rightarrow VT_{1b_{\text{т}}} - \text{открыт}$$

$$U_{BX} = U_{BX} + U_{BX} = 1 \text{ В}$$

От а до земли 3 р-н перепада (много 2,4 В), а начало линии 1 В $\Rightarrow VT_{1b_{\text{к}}}, VT_{2b_{\text{т}}}, VT_{4b_{\text{т}}} - \text{закрыты}$

От д = 5 В - по формуле $U_{BX} \Rightarrow VT_{3b_{\text{т}}}, VD_3 - \text{открыты}$

$$U_{BX} = E_{\text{н}} - U_{b_{\text{т}}}^{VT_3} - U_{BX}^{VD_3} = 3,4 \text{ В} = U'$$

$$2) U_{BX1} = 3,6 \text{ В}; U_{BX2} = 0,2 \text{ В}$$

$VT_{1b_{\text{т}}} - \text{открыт}$, т.к. если рассматривать с 1 б-т перепада то от 2 будет начало 4,4 В - перепады

$$U_{BX} = U_{BX2} + U_{BX} = 1 \text{ В}$$

Линия 1

$$3) U_{BX1} = U_{BX2} = 3,6 \text{ В}$$

$$B.T. \text{ т} = 4,4 \text{ В} \Rightarrow VT_{1b_{\text{к}}}, VT_{2b_{\text{т}}}, VT_{4b_{\text{т}}} - \text{открыты}$$

$$U_a = 3 U_{BX} = 2,4 \text{ В}$$

$$U_b = 2 U_{BX} = 1,6 \text{ В}$$

$$U_c = U_{BX} = 0,8 \text{ В}$$

$$U_{BX} = 0,2 \text{ В}$$


$$\downarrow U_d = E_{\text{н}} - I_2 \uparrow R_2 - \text{т.к. открыт б-т } VT_2$$

$$U_d = U_c + U_{BX} + U_{BX} = 0,8 \text{ В} \quad 2023.06.14 \quad 12:27 \quad VT_3, VD_3 - \text{закрыты}$$

6. Логические элементы на полевых транзисторах. Общие сведения. Классификация полевых транзисторов и основные их параметры.

Нормы основаны в первую очередь на опыте работы милиции республик или ми ташк. Милиция республик работает и в городе и в сельской местности, и формирует в ми в городе.

21



Будут 0, кроме парных букв!

- конъюнкция

3) 3-е сечение 1.21.

УУ в сред. млечн. времени, вытос. молока 1 л.

Получиле транзистори

Управління не має повноважень, а лише виконує функції управління

Классификация:

1) Тип канала (превращенности)

- р - катаном
- h - катаном

2/ Ten zambora


- с вырожденными размерами
- с вырожденным p-n переходом

3) Тип конона, Кифа усмешки

- с внутренним концом (концы изогнуты еще по поводу и не зафиксированы)
- с наружным концом (концы анатомизированы)


МОН - немыслимы окислы концентрированные

Отличие от первого измерения заключается
наименованию — отбор цитируется от
наименования предмета: SiO_2 между гиттером и карбидом.





Безымянная Блуждающая - нем. родеф; редуцируется Узу
Узу < 0, нем. меньше, нем. больше, нем. больше

$\Delta H_{\text{H}_2\text{O}} = -286 \text{ kJ/mol}$





Узп - управител капацитет

$$u_{zy} > 0$$





$$U_{\text{пр}} < 0$$




$$U_{\text{пр}} < 0,8$$

Характеристики ПТ:


1) Выходные



Величина $U_{\text{пр}}$, при которой





2) Выходные



матрица р-обл. (Jc; Uпр)

7. Логические элементы на полевых транзисторах. Инвертор с линейной, нелинейной, квазилинейной и токостабилизирующей нагрузками.

ИНВЕРТОР




1) на ПТ с линейной нагрузкой

1) $U_{вых} \approx 0 \text{ В} < U_{гипер} \Rightarrow VT1 - \text{закр}$

$$U_{вых} = E_n - I R \approx E_n \approx U^1$$


2) $U_{вых} \approx E_n > U_{гипер} \Rightarrow VT1 - \text{открыт}$

$$U_{вых} = U_{вх} \approx 0 \text{ В}$$



Для р-типа, E_n должно быть < 0 , а все остальное то же самое

Во время переключения, в момент тех изменений, что соответствуют большим сопротивлениям очень сильно превышает (решение: КМОП)



1) на ПТ с нелинейной нагрузкой

$VT2 - \text{нагрузочный}$; $U_{гипер} = E_n$ — $VT2$ всегда открыт

1) $U_{вых} \approx 0 \text{ В} \Rightarrow VT1 - \text{закр}$


$$U_{вых} \approx E_n \approx U_{гипер} \approx U^1$$

2) $U_{вых} \approx E_n \approx U^1 \Rightarrow VT1 - \text{открыт}$


$U_{вых} = U_{вх} \approx 0$, т.к. $R_{VT2} \gg R_{VT1}$ — все напряжение будет падать на $VT2$

2) на ПТ с квазилинейной нагрузкой

Импульс склеив: нужен фон исток



Нагрузочный транзистор всегда потребляет ток — минус схема



Микроскопическое АТ на ПТ

V_{T3} - управляющий брегга

U_{BX1} , U_{BX2} , U_{BX3}

U_0 , U'

$U-HE$

gE_n , V_{T3} , V_{T2} , V_{T1}

U_{BX1} , U_{BX2} , U_{BX3}

U_0 , U'

$UMM-HE$

2023 06 13 21:43

2023 06 13 21:43


9. Логические элементы на полевых транзисторах. Инвертор на КМДП транзисторах. Логические элементы на КМДП транзисторах.

А7 КМДП типа

МДП — металл диэлектрик полупроводник

МОП — металл оксидный полупроводник

К — комплементарный (дополняющий)



При $0 - E_n$: $VD1$ / $VD2$ / закрыты

При E_n : $VD1$ — открыт
 $VD2$ — закрыт

$U_n = E_n + U_{po}$ (остаток падает на R)

$$1) U_{вх} = U^0 = 0В$$

$$U_{г1}^{VT1} = 0В \Rightarrow VT1 - \text{закрыт}$$

$$U_{г2}^{VT2} = -5В \Rightarrow VT2 - \text{открыт}$$

$$U_{вых} = E_n - U_{г2}^{VT2} = E_n$$

$$2) U_{вх} = U^1 = E_n$$



$$U_{г1}^{VT1} = 5В \Rightarrow VT1 - \text{открыт}$$

$$U_{г2}^{VT2} = 0В \Rightarrow VT2 - \text{закрыт}$$



$$U_{вых} = U_{г1}^{VT1} = 0В = U^0$$

$VT2$ можно заменить на резистор, но транзистор обеспечивает активную нагрузку. Если $VT1$ будет открыт, то $VT2$ всегда закрыт, следовательно ток от источника не пойдет, поэтому в статическом состоянии транзистор не разогревается.

Микропроцессор



u-u-HE



u-HE

$VT4; VT3$ - можно поменять на переключатель

10. Функциональные узлы комбинационного типа. Дешифратор. Функциональная и реальная схемы дешифратора. Время переключения.

Дешифратором (Decoder — DC) $M \times N$ называют комбинационное устройство с M входами и N выходами, преобразующее M -разрядный двоичный код в N -разрядный унитарный код. В дешифраторах высокого уровня унитарный код содержит единственную 1, в дешифраторах низкого уровня - единственный 0.

Максимальное число выходов $N = 2^M$ соответствует всем возможным наборам сигналов на входе дешифратора или M -разрядным двоичным кодам. Дешифратор с максимальным числом $N = 2^M$ выходов называется полным ($M \times 2^M$), а с числом выходов $N < 2^M$ - неполным. Так, например, дешифратор, имеющий 4 входа и 10 выходов, будет неполным, а дешифратор, имеющий 2 входа и 4 выхода, будет полным.

На рисунке 3.3 приведено условное обозначение дешифратора 2х4 типа К531ИД14.




Рисунок 3.3. Условное обозначение дешифратора 2х4

На входы X_0 , X_1 , можно подать 4 комбинации логических уровней: 00, 01, 10, 11. Схема имеет 4 выхода, на одном из которых формируется нулевой сигнал, а на остальных единичный. Номер этого единственного выхода, на котором формируется нулевой уровень, соответствует числу M , определяемому состоянием входов X_0 , X_1 , следующим образом:

$$M = 2^1 * X_1 + 2^0 * X_0.$$


Помимо информационных входов X_0 , X_1 дешифратор имеет дополнительные входы управления E . Сигналы на этих входах, разрешают функционирование дешифратора или переводят его в пассивное состояние, при котором, независимо от сигналов на информационных входах, на всех выходах установится единичный сигнал.

Работа дешифратора описывается с помощью таблицы 3.4:


Таблица 3.4 – Таблица состояний дешифратора

Входы			Выходы			
E	X_1	X_0	Y_3	Y_2	Y_1	Y_0
1	X	X	1	1	1	1


0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1



11. Функциональные узлы комбинационного типа. Дешифратор. **Увеличение разрядности дешифратора. Реализация произвольных булевых функций на дешифраторе.**



В зависимости от состояния сигнала X_2 только один из выходных дешифраторов будет реагировать на комбинацию сигналов на входах X_0 и X_1 . Только выбранный дешифратор сформирует единицу на одном из своих выходов, номер которого определяется сигналами X_0 и X_1 . Например, если на входах $X_2 X_1 X_0$ присутствует число 101, то единичный сигнал в разряде X_2 запретит работу младшего дешифратора и на его выходах установятся единичные сигналы. На вход разрешения старшего дешифратора единичный сигнал X_2 поступает после инвертирования и разрешает его работу. В результате нулевой уровень появится на выходе Y_5 .








Рис. 239. Дешифратор на 32 выхода



12. Функциональные узлы комбинационного типа. Шифратор. Схема шифратора. Управляющие входы/выходы. Расширение разрядности шифратора.

Шифратором (Coder - CD) $M \times N$ называют комбинационное устройство с M входами и N выходами, преобразующее M -разрядный унитарный код в N -разрядный двоичный код.



Данная интегральная микросхема имеет следующий набор входных и выходных сигналов:

- Восемь информационных входов $X_0, X_1, \dots, X_7$;
- Три информационных выхода Y_0, Y_1, Y_2 ;
- Вход разрешения работы данного шифратора E_I ;
- Выход разрешения работы шифраторов при каскадировании E_0 ;
- Выходной сигнал группового переноса G .

Работа дешифратора разрешена при подаче нуля на вход разрешения E_I . При этом на выходах кода Y_0, Y_1, Y_2 формируется инверсный двоичный код номера активной входной линии. При одновременном поступлении нескольких входных сигналов формируется выходной код, соответствующий входу с наибольшим номером. То есть старшие входы имеют приоритет перед младшими. Поэтому такой шифратор называется приоритетным. При отсутствии входных сигналов формируется выходной код 111. Единичный сигнал на входе E запрещает работу шифратора (все выходные сигналы устанавливаются в единицу).


На выходе G вырабатывается нуль при приходе любого активного входного сигнала. Это позволяет отличить ситуацию поступления сигнала на вход X_0 от ситуации отсутствия сигналов на всех входах.

Выход E_0 становится нулевым при отсутствии входных сигналов, если при этом разрешена работа шифратора нулевым сигналом на входе E .

Работа устройства иллюстрируется таблицей состояний таблица 3.1.

Таблица 3.1 – Таблица состояний шифратора

Входы									Выходы				
EI	X7	X6	X5	X4	X3	X2	X1	X0	Y2	Y1	Y0	G	EO
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	1	1	1	1	1	1	1	0	1	1	1	0	1
0	1	1	1	1	1	1	0	X	1	1	0	0	1
0	1	1	1	1	1	0	X	X	1	0	1	0	1
0	1	1	1	1	0	X	X	X	1	0	0	0	1
0	1	1	1	0	X	X	X	X	0	1	1	0	1
0	1	1	0	X	X	X	X	X	0	1	0	0	1
0	1	0	X	X	X	X	X	X	0	0	1	0	1
0	0	X	X	X	X	X	X	X	0	0	0	0	1



13. Функциональные узлы комбинационного типа. Мультиплексор. Схема мультиплексора. Реализация мультиплексора на дешифраторе и логике.

Мультиплексором (Multiplexer - MUX) $M \times 1$ называют комбинационное устройство с M информационными ($X_0, X_1, \dots, X_{M-1}$), K адресными ($A_0, A_1, \dots, A_{K-1}$) входами и одним выходом (Y), которое осуществляет передачу сигнала с заданного адресным кодом информационного входа на его выход.







Таблица 3.7 – Таблица состояний

E	A1	A0	X3	X2	X1	X0	Y
1	x	x	x	x	x	x	0
0	0	0	x	x	x	0	0
0	0	0	x	x	x	1	1
0	0	1	x	x	0	x	0
0	0	1	x	x	1	x	1
0	1	0	x	0	x	x	0
0	1	0	x	1	x	x	1
0	1	1	0	x	x	x	0
0	1	1	1	x	x	x	1



14. Функциональные узлы комбинационного типа. Мультиплексор.
Мультиплексор со входом разрешения. Увеличение разрядности мультиплексора. Реализация произвольных булевых функций на базе мультиплексора.







Рис. 2.13. Пример настройки УЛМ на функцию И2ЛИ

$$F = X1 \cdot X2 \cdot X3 \vee X2 \cdot X3;$$



В сигнал настройки переносится тот аргумент, который меньше всего входит в термы. Для этой функции алфавит настройки выглядит следующим образом: {0,1,X1}.



$$F = \overline{X_1} \cdot X_2 \vee X_3 \cdot \overline{X_4},$$

$$\{0, 1, X_1, X_2\}.$$

X_4	X_3	F_{out}
0	0	$X_1 X_2$
0	1	1
1	0	$X_1 X_2$
1	1	$X_1 X_2$



15. Функциональные узлы комбинационного типа. Демультимплексор.

Демультимплексор – функциональный узел, осуществляющий управляемую коммутацию информации, поступающей по одному каналу на N выходов. В общем случае число выходов линий N определяется количеством адресных входов n, т.е. $N=2^n$.

Для $n=2$ функционирование демультимплексора осуществляется в соответствии с таблицей:

A0	A1	X0	X1	X2	X3
0	0	F	0	0	0
0	1	0	F	0	0
1	0	0	0	F	0
1	1	0	0	0	F





Рис. 2.9. Условное обозначение демультимплексора 1-4.

Нетрудно заметить, что дешифратор со входом разрешения (E) будет работать в режиме демультимплексора, если на вход (E) подавать информационный сигнал. Действительно, при подаче лог.1 на вход E адресация дешифратора приведёт к возбуждению соответствующего выхода, а при $E=0$ – нет. А это и есть передача информационного сигнала в адресованный выходной канал. Поэтому в ряде серий элементов отдельные DMX отсутствуют, а DC со входом разрешения часто называют дешифратором – демультимплексором. Обозначается: DC-DMX (Decoder-Demultiplexor).

Демультимплексор – устройство, преобразующее последовательный сигнал в параллельный.

Демультимплексор выполняет функцию обратную мультиплексору, производит коммутацию одного информационного входа на несколько выходов в заданной последовательности.

Демультимплексор на два выхода




A – адресный вход;
 DI – информационный вход.

При $A = 1$ на выходе $D_0 = DI$;
при $A = 0$ на выходе $D_1 = DI$.

16. Функциональные узлы комбинационного типа. Компараторы. Признаки равенства, больше и меньше битов. Таблицы истинности и булевы выражения. Нарращивание разрядности. Реализация компаратора на равенство с использованием демультиплексора и мультиплексора.

Цифровым компаратором называется комбинационное устройство, предназначенное для сравнения кодов двух двоичных чисел и формирования результата сравнения в виде цифровых сигналов. Условно-графическое обозначение компаратора приведено на рисунке 3.9.



восемь входов для сравниваемых кодов
 три управляющих входа для наращивания разрядности $I(A>B)$, $I(A<B)$, $I(A=B)$
 три выхода результирующих сигналов $(A>B)$, $(A<B)$, $(A=B)$.

Входы сравниваемых кодов				Входы наращивания			Выходы		
A3,B3	A2,B2	A1,B1	A0,B0	$I(A>B)$	$I(A<B)$	$I(A=B)$	A>B	A<B	A=B
A3>B3	x	x	x	x	x	x	1	0	0
A3>B3	x	x	x	x	x	x	0	1	0
A3>B3	x	x	x	x	x	x	1	0	0
A3=B3	A2>B2	x	x	x	x	x	0	1	0
A3=B3	A2<B2	x	x	x	x	x	1	0	0
A3=B3	A2=B2	A1>B1	x	x	x	x	0	1	0
A3=B3	A2=B2	A1<B1	x	x	x	x	1	0	0
A3=B3	A2=B2	A1=B1	A0>B0	x	x	x	0	1	0
A3=B3	A2=B2	A1=B1	A0<B0	x	x	x	1	0	0
A3=B3	A2=B2	A1=B1	A0=B0	1	0	0	1	0	0
A3=B3	A2=B2	A1=B1	A0=B0	0	1	0	0	1	0
A3=B3	A2=B2	A1=B1	A0=B0	x	x	1	0	0	1
A3=B3	A2=B2	A1=B1	A0=B0	1	1	0	0	0	0
A3=B3	A2=B2	A1=B1	A0=B0	0	0	0	1	1	0

В том случае, когда используется одиночная микросхема (разрядность входных кодов не более четырёх), для её правильной работы на вход $I(A=B)$

следует подать логический сигнал «1», а на входы $I(A > B)$ и $I(A < B)$ - сигнал «0».





Схема сравнения двух одноразрядных чисел.




K564ИП2

A	B	F_1 (A<B)	F_2 (A=B)	F_3 (A>B)
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

$$F_1 = \bar{A}B; \quad F_3 = A\bar{B};$$

$$F_2 = \bar{A}\bar{B} + A\bar{A} - \text{исключающее ИЛИ-НЕ}$$



17. Функциональные узлы комбинационного типа. Сумматоры.

Определение, классификация. Одноразрядные сумматоры (полусумматора и полный сумматор).

Сумматоры – комбинационные устройства, выполняющие функцию сложения чисел. Сумматоры предназначены для выполнения арифметических операций сложения и вычитания как двоичных, так и десятичных чисел.

По виду выполняемой операции можно выделить две группы сумматоров:

- сумматоры, выполняющие сложение положительных чисел (без учета знака числа);
- сумматоры, выполняющие операцию сложения положительных и отрицательных чисел. Такие устройства называют сумматорами-вычитателями. Они могут работать в режиме алгебраического (с учетом знака) суммирования и вычитания чисел.

Таблица 3.10 – Таблица состояний одноразрядного полного сумматора

Входы			Выходы	
C_i	B_i	A_i	C_{i+1}	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


Сумматоры и вычитатели

Сумматоры – комбинационные устройства, выполняющие функцию сложения чисел.

Полусумматор и полный сумматор

Задача. Сложить два числа.

A	B	S	P
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1



УГО сумматора

A, B – одноразрядные числа;
S – сумма;
P – перенос.





Схема одноразрядного полусумматора

$$S = \overline{A}B + A\overline{B} = A \oplus B$$

$$P = A \cdot B$$



УГО полусумматора

Полный сумматор, в отличие от полусумматора, учитывает результат предыдущего сложения и для этого имеет вход переноса из предыдущего разряда.


Сумматоры

Классификация:

- По назначению:
 - 1) статичный
 - 2) статично-динамичный
- По способу организации суммирования:
 - 1) комбинационные
 - 2) последовательные (последовательностные)
- По способу организации переносов:
 - 1) последовательные
 - 2) параллельные
 - 3) гибридные

Статичный статичный сумматор


Полусумматор:



$$S = \bar{a}b + a\bar{b} = a \oplus b$$


$$C = ab$$

Сумматор:



$$S = \bar{a}(\bar{b}C_i + b\bar{C}_i) + a(\bar{b}\bar{C}_i + bC_i) = \bar{a}(b \oplus C_i) + a(\overline{b \oplus C_i}) = a \oplus b \oplus C_i$$


$$C_{i+1} = C_i(\bar{a}b + a\bar{b}) + ab(C_i + \bar{C}_i) = C_i(a \oplus b) + ab$$



18. Функциональные узлы комбинационного типа. Сумматоры. Многоразрядные сумматоры. Последовательный сумматор. Параллельный сумматор с последовательным переносом.

Сумматор для последовательных операндов содержит всего один одноразрядный сумматор, обрабатывающий числа последовательно разряд за разрядом, начиная с младшего. Сложив младшие разряды (a_0 и b_0), одноразрядный сумматор вырабатывает сумму (s_0) для младшего разряда результата и перенос (c_0), который запоминается на один такт.

В следующем такте складываются вновь поступившие разряды слагаемых (a_1 и b_1) с переносом из младшего разряда (c_0) и т.д. Условная схема последовательного n -разрядного сумматора (рис. 1), помимо одноразрядного двоичного сумматора, содержит сдвигающие регистры слагаемых и суммы, а также триггер, запоминающий перенос. Регистры и триггер тактируются сигналом ТИ.




Параллельные сумматоры с последовательным переносом строятся каскадным соединением по цепям переноса схем одноразрядных сумматоров.

Быстродействие подобной схемы также как и всех схем с последовательным распространением сигнала определяется разрядностью обрабатываемых чисел.

19. Функциональные узлы комбинационного типа. Сумматоры. Многоразрядные сумматоры. Параллельный сумматор с параллельным переносом.

Исключить длительность распространения переноса позволяет сумматор с параллельным переносом. Идея заключается в том, чтобы сигналы переноса для всех разрядов формировались чисто логически на основе слагаемых A и B . Значит, нет необходимости ожидать, пока будут сформированы сигналы переноса одноразрядными сумматорами. Очевидно, однако, и другое. Чем больше разрядность чисел, тем выше сложность булевых функций сигналов переноса, особенно для самого старшего разряда. Поэтому сумматоры с параллельным переносом делают для чисел небольшой разрядности — не более восьми.

Сигналы переноса формируются специальными логическими схемами ускоренного переноса CR (англ. carry — перенос), вычисляющими соответствующие булевы функции.



Hand-drawn schematic diagram of a full adder (SM) and a list of equations for the carry propagation logic:

$$\begin{aligned}
 g_i &= a_i b_i \quad (1) \\
 h_i &= a_i + b_i \quad (2) \\
 c_i &= g_i + h_i c_{i-1} \quad (3) \\
 c_0 &= g_0 + c_{\text{вх}} h_0 \quad (4) \\
 c_1 &= g_1 + c_0 h_1 \quad (5) \\
 c_2 &= g_2 + c_1 h_2 = g_2 + g_1 h_2 + \\
 &\quad + g_0 h_1 h_2 + c_{\text{вх}} h_1 h_2 h_0 \quad (7) \\
 c_3 &= g_3 + g_2 h_3 + c_{\text{вх}} h_1 h_2 h_3 \quad (6)
 \end{aligned}$$

Сигналы переноса для каждого из разрядов формируются специальными схемами, на входы которых подаются все переменные, от которых зависит наличие или отсутствие переноса. Благодаря этому одноразрядные сумматоры в схеме упрощены, поскольку выход переноса в них не задействован. Для того, чтобы перейти к конкретному виду схемы, вводятся функции генерации и прозрачности.

(1) - **Функция генерации** - принимает единичное значение, если перенос на выходе данного разряда появляется независимо от наличия или отсутствия входного переноса.

(2) - **Функция прозрачности** - принимает единичное значение, если перенос на выходе данного разряда появляется только при наличии входного переноса.

(3) – выражение для сигнала переноса

(4) – перенос на выходе младшего разряда. Аналогичным образом перенос до следующего разряда – (5)

(6) – получается подстановкой (4) в (5).

(7) – перенос для последнего разряда

(8) – выражение для построения схемы в базисе И-НЕ

Общее время суммирования схемы складывается из времени формирования функции прозрачности, времени формирования функции переноса и времени задержки упрощенных одноразрядных сумматоров. Характерным признаком структур с параллельным переносом и данной схемы в частности является независимость времени суммирования от числа разрядов. Однако на практике это не совсем так, поскольку с ростом разрядности увеличиваются и задержки, негативно влияя на время суммирования.



20. Функциональные узлы комбинационного типа. Сумматоры. Многоразрядные сумматоры. Сумматоры групповой архитектуры (с цепным и параллельным переносом).

Для чисел большой разрядности применяют сумматоры с групповым переносом. Схема такого сумматора разбивается на l групп разрядности m : например, четыре группы по восемь разрядов для сложения 32-разрядных чисел.

Структура сумматора групповой архитектуры с последовательным переносом аналогична структуре сумматора с последовательным переносом, где вместо одноразрядных сумматоров включаются групповые. Такая структура получила название группового сумматора с цепным переносом.


Кроме структуры группового сумматора с цепным переносом возможна структура с параллельными межгрупповыми переносами. Структура этого сумматора аналогична структуре сумматора с параллельным переносом, в котором роль одноразрядных сумматоров играют группы.

Аппаратная сложность сумматоров с параллельными межгрупповыми переносами выше, чем сложность предыдущего варианта, но при больших разрядностях они дают преимущества по быстродействию.




В зрительном и слуховом анализе используются разные виды сумматоров (послед. или паралл.), и поэтому различают варианты:

- Сумматор с зигзаговым переносом:



- Сумматор с параллельным переносом:




21. Функциональные узлы комбинационного типа. Сумматоры. Многоразрядные сумматоры. Сумматор с условным переносом и накапливающий сумматор.

Первый – суммирует младшие поля операндов

Второй – старшие, при условии, что входной перенос = 0

Третий – старшие, при условии, что входной перенос = 1

После получения результатов в младшем разряде становится известным фактическое значение переноса в старший и из двух заготовленных результатов выбирается необходимый.



Накапливающим сумматором называется логическое устройство, производящее суммирование слагаемых, поочередно поступающих на его вход в параллельном коде, и запоминающее результат суммирования.

Представляет собой сочетание комбинационного сумматора и регистра, работающего таким образом, что очередное слагаемое добавляется к

содержимому сумматора, замещая старое значение суммы, хранящееся в регистре.

Создается в виде последовательной схемы, на которую слагаемые подаются в различные моменты времени, а результат сохраняется и после прекращения поступления слагаемых. Они применяются в параллельных вычислительных устройствах и могут суммировать любое количество поступающих на его вход чисел.

22. Функциональные узлы комбинационного типа. Умножитель.


Микросхемы множительных устройств появились в 80-х годах 20 столетия, когда достигнутый уровень интеграции позволил разместить в одном кристалле достаточно большое количество логических элементов.


Структура матричных умножителей тесно связана со структурой математических выражений, описывающих операцию умножения.

Пусть имеются два целых двоичных числа без знаков $A_m = a_{m-1} \dots a_0$ и $B_n = b_{n-1} \dots b_0$. Их перемножение выполняется по известной схеме «умножения столбиком». Если числа четырехразрядные, т.е. $m=n=4$, то произведение выражается числом $P_{m+n-1} = p_{m+n-1} p_{m+n-2} \dots p_0$. Члены $a_i b_j$, где $i=0 \dots (m-1)$ и $j=0 \dots (n-1)$ вырабатываются параллельно во времени конъюнкторами. Их сложение в столбцах, которое можно выполнять разными способами, составляет основную операцию для умножителя и определяет почти целиком время перемножения.

Для получения частных произведений вида $a_i b_j$ ($a_3 b_3, a_3 b_2, \dots, a_2 b_3, a_3 b_3$) требуются 16 конъюнкторов. Можно воспользоваться логическими элементами 2И. Кроме операции умножения на один разряд, необходимо осуществлять его сдвиг влево на число разрядов, соответствующее весу разряда множителя. Сдвиг можно осуществить простым соединением соответствующих разрядов частных произведений к необходимым разрядам двоичного сумматора.

				$\times$	a_3	a_2	a_1	a_0
					b_3	b_2	b_1	b_0
					$a_3 b_3$	$a_3 b_2$	$a_3 b_1$	$a_3 b_0$
			$a_2 b_3$	$a_2 b_2$	$a_2 b_1$	$a_2 b_0$	$a_1 b_3$	$a_1 b_2$
		$a_1 b_3$	$a_1 b_2$	$a_1 b_1$	$a_1 b_0$	$a_0 b_3$	$a_0 b_2$	$a_0 b_1$
	$a_0 b_3$	$a_0 b_2$	$a_0 b_1$	$a_0 b_0$				
$+$								
$\times$								
	P_7	P_6	P_5	P_4	P_3	P_2	P_1	P_0





23. Функциональные узлы последовательного типа. Триггеры. Определение, классификация, основные параметры.

Последовательные устройства – цифровые устройства с памятью, сигнал на выходе которых зависит от комбинации входных сигналов и от сигналов, извлеченных из памяти в данный момент.

Триггер – последовательное устройство, которое может находиться в одном из двух устойчивых состояний. Переход из одного устойчивого состояния в другое происходит под действием входных сигналов. Такой переход также называют переключением.

Классификация триггеров

1. По функциональному признаку


- а) RS-триггеры;
- б) D -триггеры;
- в) Т-триггеры;
- г) JK-триггеры.


2. По способу управления различают:

а) асинхронные - переключение из одного состояния в другое происходит с поступлением входного сигнала на информационный вход; (нету входа С)

б) синхронные (тактируемые) – дополнительно к информационному триггер имеет тактовый вход (для подачи тактовых импульсов):

- Статические – переключение уровнем синхросигнала (0 или 1)
- Динамические – переключение изменением синхросигнала (0-1 или 1-0) (передний или задний фронт)





С синхронизацией триггера связаны два важных параметра -- время предустановки и время постудержания.

Время предустановки -- это интервал до поступления разрешающего фронта синхросигнала, в течение которого информационный сигнал должен оставаться неизменным. Для триггеров с динамическим управлением -- это время необходимое для надежного переключения.

Время постудержания -- это время после поступления разрешающего фронта синхросигнала, в течение которого информационный сигнал должен оставаться неизменным. Для триггеров с динамическим управлением -- это время необходимое для перехода нижней ступени в режим хранения и блокирования информационных входов.

Тип триггера определяется алгоритмом его работы. В зависимости от алгоритма работы, триггер может иметь установочные (R и S), информационные и управляющие входы (C). Установочные входы устанавливают состояние триггера независимо от состояния других входов. Входы управления разрешают запись данных, подающихся на информационные входы.

24. Функциональные узлы последовательностного типа. Триггеры. RS триггер. Схема, принцип работы. Описание работы табличным способом, характеристическими уравнениями, графом, диаграммами работы.

Асинхронный RS-триггер является базовым при создании более сложных триггеров. В простейшем случае асинхронный RS-триггер имеет два входа: S (Set) – вход установки триггера в единичное состояние, R (Reset) – вход установки триггера в нулевое состояние.

Пусть выход элемента D1 – прямой выход триггера Q. По заданному положению прямого выхода определим положение входов установки триггера в нуль (R) и в единицу (S). Если предположить, что сигнал логической единицы присутствует на верхнем входе, то состояние выходного сигнала элемента D1 будет зависеть от сигнала на выходе элемента D2. Следовательно, единица на верхнем входе не заставляет схему непременно менять свое состояние. Это пассивный уровень сигнала на верхнем входе.

Если выход элемента D1 имеет нулевое состояние и на верхний вход поступит нулевой логический сигнал, то на выходе элемента D1 спустя время задержки одного элемента $t_{зд}$ появится логическая единица независимо от состояния сигнала на нижнем входе схемы. Сформированная на выходе D1 единица, поступая на верхний вход элемента D2 (при наличии единицы на нижнем его входе) приведет к появлению нуля на выходе D2 спустя время задержки $t_{зд}$. То есть через время $2t_{зд}$ триггер перейдет в новое, единичное состояние.

Таким образом, активным сигналом на верхнем входе является логический нуль, этот вход является входом установки S, поскольку приводит к появлению логической единицы на прямом выходе – Q. Поскольку схема симметрична, можно предположить, что нижний вход схемы является входом сброса триггера в нуль – R, причем активным сигналом для этого входа также является логический нуль.

Для RS-триггера комбинация $S=0$ и $R=0$ является запрещенной. После такой комбинации информационных сигналов состояние триггера будет неопределенным.





Таблица 3.2 – Таблица переходов RS-триггера

Q_n	S_n	R_n	Q_{n+1}
0	1	x	0
0	0	1	1
1	1	0	0
1	x	1	1

Матрица переходов для первой строки таблицы строится следующим образом. Чтобы из нулевого исходного состояния триггер перешел в нулевое, необходимо, чтобы состояние сигнала S_n на входе S было пассивным, а состояние сигнала на входе R не имеет значения. Это объясняется тем, что при пассивном сигнале на входе R триггер просто сохранит свое исходное состояние, а при активном сигнале на этом входе происходит запись нуля в триггер. Но при этом в любом случае конечное состояние триггера будет равным нулю, то есть будет равно требуемому значению.







Рис.9.30. Структурная схема (а), условное обозначение (б), временные диаграммы (в) синхронизируемого RS -триггера на элементах И-НЕ

Синхронизация осуществляется включением на каждом входе асинхронного RS -триггера дополнительного элемента И-НЕ. Теперь сигналы S и R смогут пройти на входы триггера только при наличии синхронизирующего сигнала C . Заметим, что за счет дополнительного инвертирования во входных элементах И-НЕ сигналы R и S становятся не инверсными, как это было в асинхронном триггере, а прямыми.

25. Функциональные узлы последовательного типа. Триггеры. JK-триггер. Описание работы табличным способом диаграммами работы.



JK-триггер имеет два информационных входа J и K, предназначенные для установки его выхода в логическое состояние 1 или 0. В интегральной схемотехнике JK-триггеры обычно выполняются синхронными, поэтому сигналы на информационных входах влияют на состояние JK-триггера только при поступлении тактового сигнала на его вход синхронизации C.




Схема состоит из основного RS-триггера на логических элементах D3, D4 и дополнительного – на логических элементах D7, D8. Логические элементы D1 и D2 обеспечивают синхронизацию основного триггера, а элементы D5 и D6 – синхронизацию дополнительного триггера. Основной триггер тактируется потенциалом логической 1, поступающим на вход C. Логический элемент D9 инвертирует тактовый сигнал, поэтому дополнительный триггер тактируется потенциалом логического 0.


Таблица 3.3 – Таблица истинности JK-триггера

J_n	K_n	Q_{n+1}	<i>Примечание</i>
0	0	Q_n	хранение
0	1	0	запись нуля
1	0	1	запись единицы
1	1	$\overline{Q_n}$	счетный режим

Таблица 3.4 – Таблица переходов JK-триггера

Q_n	J_n	K_n	Q_{n+1}
0	0	x	0
0	0	x	1
1	x	1	0
1	x	0	1

26. Функциональные узлы последовательного типа. Триггеры. D-триггер. Описание работы табличным способом диаграммами работы. T-триггер. Описание работы табличным способом диаграммами работы.



D-триггер или триггер задержки (delay) относится к синхронным триггерам. При поступлении синхросигнала на вход C устанавливается в состояние, соответствующее потенциалу на входе D. Уравнение функционирования D-триггера имеет вид:

$$Q_{n+1} = D_n \quad (3.4)$$

Это уравнение показывает, что выходной сигнал Q_{n+1} изменяется не сразу после изменения входного сигнала D, а только с приходом синхросигнала, т.е. с задержкой на один период импульсов синхронизации.

Схема D-триггера с потенциальным управлением показана на рисунке 3.6. Основой D-триггера является асинхронный RS-триггер, выполненный на элементах D3 и D4.




Рисунок 3.6 – Схема D-триггера с потенциальным управлением

При $C=0$ триггер хранит информацию, поскольку на выходах D1, D2 присутствуют единицы, что соответствует пассивным сигналам асинхронного триггера D3, D4. При $C=1$ в триггер записывается состояние сигнала D. Если $D=0$, то на выходе D1 формируется единица, а на выходе D2 формируется ноль, что приводит к записи в триггер нуля.


Таблица 3.5 – Таблица истинности D-триггера

D_n	Q_{n+1}
0	0
1	1


Таблица 3.6 – Таблица переходов D-триггера

Q_n	D_n	Q_{n+1}
0	0	0
0	1	1
1	0	0
1	1	1

T-триггер




При подаче на триггер первого единичного сигнала он устанавливается в единицу, при подаче второго — сбрасывается в нуль, третьего — опять в единицу и т.д. Таким образом, изменение выходного сигнала происходит с частотой вдвое меньшей, чем входного. Вход Т называют счетным входом триггера.



Свойство JK триггера переходить в инверсное состояние при одновременной подаче входных $J=K=1$ позволяет создать на его основе счетный Ттриггер. Для этого достаточно объединить входы JK


27. Функциональные узлы последовательного типа. Триггеры.
Комбинированные триггеры (Синхронный JK триггер с асинхронными
входами сброса и установки RS).

Синхронный двухступенчатый JK-триггер с асинхронными входами



Комбинированные триггеры (Синхронный D-триггер с асинхронным входами сброса и установки RS).

Комбинированные D-триггеры имеют дополнительные входы асинхронной установки логических 0 и 1 - входы S и R. Схема и условное обозначение одного такого триггера представлены на рис. 2.44. Триггер собран на шести элементах И-НЕ по схеме трех RS-триггеров. Входы /S и /R служат для первоначальной установки триггера в определенное состояние.



29. Функциональные узлы последовательного типа. Регистры.

Общие сведения, классификация.

Регистр – это узел ЭВМ, предназначенный для приема и хранения многоразрядных двоичных кодов, а также выполнение над ними некоторых логических операций. Регистры строятся на РС, ЖК и Д – триггерах, причем количество триггеров определяет разрядность регистра.

Регистры выполняют над словами следующие микрооперации:

- выдача слов из регистра в прямом или в обратном коде
- поразрядные логические операции над словами
- сдвиг слов влево или вправо на требуемое число разрядов
- преобразование последовательных кодов в параллельные и наоборот


Регистры по способу приема информации делятся на:

- последовательные (сдвиговые) - слова выдаются и принимаются последовательно разряд за разрядом; их часто называют сдвигающими, поскольку тактирующие импульсы передвигают слово в разрядной сетке; такие регистры бывают двух видов:
 - 1 реверсивные (сдвигают и влево и вправо)
 - 2 нереверсивные (либо влево либо вправо)
- параллельные (регистры памяти) - прием и выдача слов в них осуществляется по всем разрядам одновременно: их основная функция – это хранение слов
- универсальные (последовательно-параллельные) - имеет шины для последовательного и параллельного приема слов; осуществляют преобразование последовательных кодов в параллельные и наоборот

Для хранения каждого двоичного разряда в регистре используется одна триггерная ячейка. Для запоминания многоразрядных слов необходимое число триггеров объединяют вместе и рассматривают как единый функциональный узел – регистр.

30. Функциональные узлы последовательного типа. Регистры.

Параллельный регистр. Параллельный регистр с выходами с третьим состоянием.



Третьим состоянием называется состояние выходов ИС, при котором они отключены и от источника питания, и от общей точки. Другие названия этого состояния - состояние высокого сопротивления, высокоимпедансное состояние, Z-состояние.

Достигается это третье состояние, когда выходные транзисторы логических элементов заперты и не подают на выход ни напряжения питания, ни потенциала земли (не 0 и не 1).

Микросхема имеет следующие входы: тактовый C, информационные D0-D3, управления загрузкой P1 и P2, сброса R и считывания выходных данных E1 и E2.

Операция загрузки происходит синхронно с фронтом тактового импульса на входе C, если на входах P1 и P2 одновременно присутствует сигнал логического «0».


Хранящийся в регистре цифровой код может быть считан с выходов Q0-Q3, если на входы управления считыванием E1 и E2 одновременно подан сигнал логического «0», в противном случае все выходы переводятся в третье состояние.

Выходными каскадами данной микросхемы являются буферные логические элементы с тремя логическими состояниями. Если хотя бы на одном из входов присутствует сигнал логической «1», выходы находятся в высокоимпедансном состоянии (Z-состояние, третье состояние) и считывание информации запрещено.

Таблица 3.1 – Режимы работы регистра К155ИР15


Режим работы	Вход							Выход
	<i>E1</i>	<i>E2</i>	<i>R</i>	<i>C</i>	<i>P1</i>	<i>P2</i>	<i>Dn</i>	<i>Qn</i>
Сброс	0	0	1	x	x	x	x	0
Параллельная загрузка	0	0	0	↑	0	0	0	0
	0	0	0	↑	0	0	1	0
Хранение	0	0	0	x	1	0	x	q_n
	0	0	0	x	0	1	x	q_n
Запрет считывания	1	0	x	x	x	x	x	Z
	0	1	x	x	x	x	x	Z

Схема четырехразрядного регистра, выполненного на D-триггерах и логических элементах 2И




При подаче управляющего сигнала $Y1=1$ цифровой код, установленный на информационных входах D0-D3, записывается в соответствующие разряды четырех D-триггеров. При $Y1=Y2=0$ цифровой код хранится в регистре, а при $Y2=1$ происходит параллельное считывание кода, т.е. передача его на выходы Q0-Q3.


31. Функциональные узлы последовательного типа. Регистры. Последовательный регистр. Последовательный регистр со входом разрешения сдвига.



Последовательный регистр (регистр сдвига или сдвиговый регистр) обычно служит для преобразования последовательного кода в параллельный и наоборот. Применение последовательного кода связано с необходимостью передачи большого количества двоичной информации по ограниченному количеству соединительных линий. При параллельной передаче разрядов требуется большое количество соединительных проводников. Если двоичные разряды последовательно бит за битом передавать по одному проводнику, то можно значительно сократить размеры соединительных линий на плате (и размеры корпусов микросхем).




Пусть левый по схеме триггер соответствует младшему разряду регистра, а правый триггер – старшему разряду. Тогда вход каждого триггера (кроме левого) подключен к выходу соседнего младшего триггера. Когда на все входы С триггеров поступает срез входного тактового импульса, выход каждого триггера Q_i принимает состояние предыдущего каскада и, таким образом, информация, содержащаяся в регистре, сдвигается на один разряд в сторону старших разрядов. Триггер младшего разряда принимает при этом состояние последовательного входа D. Информация, поступившая на вход D схемы, появится на ее выходе $Q(m-1)$ через m тактов.



32. Функциональные узлы последовательного типа. Регистры.

Сдвиговый двунаправленный регистр.

Регистр сдвига (shift register) – это регистр, содержимое которого при подаче управляющего сигнала на тактовый вход С может сдвигаться в сторону старших или младших разрядов.




Микросхема имеет входы: тактовый (С), параллельной загрузки (D0-D3), выбора режима работы (S0 и S1), асинхронного сброса (R). Данные также могут поступать в регистр в последовательном коде на входы DL (при сдвиге влево) и DR (при сдвиге вправо). Все операции кроме сброса выполняются в регистре синхронно по фронту тактовых импульсов.

Таблица 3.2 – Режимы работы регистра К555ИР11

Режим работы	Вход							Выход			
	R	C	S1	S0	DR	DL	D _n	Q0	Q1	Q2	Q3
Сброс	0	x	x	x	x	x	x	0	0	0	0
Хранение	1	x	0	0	x	x	x	q ₀	q ₁	q ₂	q ₃
Сдвиг влево	1	↑	1	0	x	0	x	q ₁	q ₂	q ₃	0
	1	↑	1	0	x	1	x	q ₁	q ₂	q ₃	1
Сдвиг вправо	1	↑	0	1	0	x	x	0	q ₀	q ₁	q ₂
	1	↑	0	1	1	x	x	1	q ₀	q ₁	q ₂
Параллельная загрузка	1	↑	1	1	x	x	d _n	d ₀	d ₁	d ₂	d ₃

Области применения сдвиговых регистров весьма разнообразны. В двоичной арифметике сдвиг числа на один разряд влево соответствует умножению его на 2, а сдвиг на один разряд вправо – делению пополам.

Поскольку транзисторы и логические элементы способны передавать сигналы только в одном направлении с входа на выход (слева направо), то, для сдвига информации влево, необходимо информацию с выхода последующих триггеров по специально созданным цепям подавать на входы предыдущих триггеров и записывать их следующим тактовым сигналом. Это эквивалентно сдвигу информации влево.



33. Функциональные узлы последовательного типа. Счетчики. Двоичный счетчик с последовательным переносом.

Счетчиком называется устройство для подсчета числа входных импульсов. При поступлении каждого импульса на тактовый вход «С» состояние счетчика изменяется на единицу. Счетчик можно реализовать на нескольких триггерах, при этом состояние счетчика будет определяться состоянием его триггеров. В суммирующих счетчиках каждый входной импульс увеличивает число на его выходе на единицу, в вычитающих счетчиках каждый входной импульс уменьшает это число на единицу.





Рисунок 3.1 - Двоичный суммирующий счетчик

При построении счетчика триггеры соединяют последовательно. Выход каждого триггера непосредственно действует на тактовый вход следующего. Для того чтобы реализовать суммирующий счетчик, необходимо счетный вход очередного триггера подключать к инверсному выходу предыдущего. Для того чтобы изменить направление счета (реализовать вычитающий счетчик), можно предложить следующие способы:


1. считывание выходных сигналов счетчика не с прямых, а с инверсных выходов триггеров.
2. изменение структуры связей в счетчике путем подачи на счетный вход триггера сигнала не с инверсного, а с прямого выхода предыдущего каскада.

Число состояний счетчика принято называть коэффициентом пересчета КСЧ. Если на вход счетчика подавать периодическую последовательность импульсов с частотой $f_{ВХ}$, то частота $f_{ВЫХ}$ на выходе старшего разряда счетчика будет меньше в КСЧ раз. Поэтому счетчики можно использовать в качестве делителей частоты, величина КСЧ в этом случае будет называться коэффициентом деления.

Четырехразрядный суммирующий двоичный счетчик на Т-триггерах с последовательным переносом



Четырехразрядный вычитающий двоичный счетчик на Т-триггерах с последовательным переносом



• Счетчик

Счетчик. счёт.			Внутр. счёт.		
Q_2	Q_1	Q_0	Q_2	Q_1	Q_0
0	0	0	1	1	1
0	0	1	1	1	0
0	1	0	1	0	1
0	1	1	1	0	0
1	0	0	0	1	1
1	0	1	0	1	0
1	1	0	0	0	1
1	1	1	0	0	0


Получаем.

Q_0 - первый регистр. 1 разбит.
 (T-модуль)
 Q_1 - второй регистр. 1 $\rightarrow$ 0
 Q_2 - третий регистр. 1 $\rightarrow$ 0

 Q_1 - второй регистр. 0 $\rightarrow$ 1
 Q_2 - третий регистр. 0 $\rightarrow$ 1

34. Функциональные узлы последовательного типа. Счетчики. Двоичный счетчик с параллельным переносом.

На входы каждого последующего триггера через логические элементы “И” подаются сигналы со входов всех предыдущих триггеров.



Пересчетные схемы на базе реверсивного счетчика

Синтезировать счетчик с модулем счета $K_{сч} = 12$ на основе четырехразрядного двоичного счетчика.

Решение. На рис. 3.37, а представлен четырехразрядный двоичный счетчик, выполненный в виде ИМС. Счетчик имеет 4 входа начальной установки D_0, D_1, D_2, D_3 , обеспечивающих ввод начального числа по разрешающему сигналу C ; входы прямого «+» и реверсивного счета «-»; выходы Q_0, Q_1, Q_2, Q_3 . Нас интересует наличие входа сброса всех триггеров счетчика в ноль R , на основе которого можно обеспечить обнуление счетчика, когда содержащийся в нем код достигает максимального значения и в него приходит очередной счетный импульс.

С приходом 12-го импульса все триггеры должны быть установлены в «0», значит, максимальное число, хранящееся в счетчике, на единицу меньше, т.е. 11. Двоичный эквивалент числа «11» — 1011. Этому числу соответствуют состояния выходов $Q_3Q_2Q_1Q_0$. Соответствующие выходы счетчика подаются на четыре входа схемы И. Выход схемы должен обеспечивать разрешение прохождения очередного счетного импульса на вход R счетчика и запрет прохождения импульса на счетный вход «+». Таким образом, для синтеза счетчика кроме типовой ИМС четырехразрядного двоичного счетчика необходимы один четырехвходовой, два двухвходовых конъюнктора и два инвертора.




Схема счетчика с $K = 12$ на основе ИМС четырехразрядного двоичного счетчика

35. Статические и динамические риски при проектировании комбинационных устройств.

Риском сбоя называется возможность появления на выходе цифрового устройства сигнала, не предусмотренного алгоритмом его работы и могущего привести к ложному срабатыванию. Отметим, что риск сбоя представляет собой только возможность ложного срабатывания. Конкретная цепь может давать риск сбоя, а может и не давать, причем даже при наличии риска сбоя может отсутствовать ложное срабатывание, следовательно, риск сбоя представляет собой наихудший случай.

Функциональная устойчивость определяется стабильностью реализации цифровым устройством заданного алгоритма работы при наличии разброса задержек выполнения операций в логических элементах, задержек сигналов в линиях связи и электромагнитных наводок паразитных сигналов. В схемотехническом плане проблема функциональной устойчивости может быть сведена к устранению опасных состязаний (гонков) сигналов устройства.

Состязаниями (гонками) сигналов называется процесс их распространения в различных цепях цифрового устройства при существовании разбросов временных задержек этих цепей.


Задержка логической схемы складывается из задержек срабатывания логических элементов и задержек распространения сигналов по цепям связи между ними.

Задержки различных экземпляров элементов какой-либо серии имеют технологический разброс, который обычно описывают некоторым статистическим законом. Задержка каждого конкретного элемента зависит от количества и типа нагрузок, от паразитной емкости монтажа, числа лет с момента выпуска, воздействия внешней среды, в основном выражающиеся в изменении температуры, напряжения питания и в воздействии радиационного излучения и ряда других факторов.

Специфическим фактором, приводящим к разбросу, является длительность фронта (спада) входного сигнала при наличии разброса порогов срабатывания логических элементов. Особенно важно не допускать малой крутизны фронта или спада в схемах на элементах типа КМОП, в которых возможен большой разброс пороговых напряжений. Такое явление часто называют гонками по входу.

На практике изменение набора входных переменных комбинационной схемы часто происходит при несогласованных во времени изменениях различных входных переменных. При этом схема фактически находится под действием нескольких последовательно сменяющихся наборов, причем каждый из них дробится еще на несколько наборов при прохождении через схему из-за несогласованных значений $t_{зд.ср.}$ элементов. В результате изменение сигнала на каждом выходе схемы и внутреннем узле реально происходит не мгновенно, а образует некоторый сложный динамический процесс.

Динамические риски сбоя



1. Допустим, что набор входных сигналов в какой-либо момент времени, имеющий состояние $x_2x_1x_0 = 010$, изменяется на комбинацию входных сигналов: $x_2x_1x_0 = 101$.

При этом входные сигналы изменяются не одновременно, а с некоторой задержкой.


Рассмотрим наихудший случай разброса моментов переключения входных переменных x_2 , x_1 и x_0 , который приведен на временной диаграмме.

Из рис. Б видно, что на выходе схемы происходит многократное изменение уровня вместо идеального алгоритмического перехода $0 \rightarrow 1$.

2. Допустим, что набор входных сигналов в какой-либо момент времени, имеющий состояние $x_2x_1x_0 = 011$, изменяется на комбинацию входных сигналов: $x_2x_1x_0 = 100$, также, как и в случае 1 не одновременно. На выходе схемы, вместо идеального алгоритмического перехода $1 \rightarrow 0$, наблюдается многократное переключение.

Риск сбоя называется динамическим, если состояние выхода Y от комбинации входных сигналов, в первый момент, отличается от состояния выхода Y при изменении комбинации входных сигналов, в следующий момент времени.

Статические риски сбоя



На рис. показана работа элементов И и ИЛИ при подаче на их входы двух последовательных во времени наборов $x_1x_0 = 01$ и $x_1x_0 = 10$. Значение сигнала y_1 для элемента И на этих наборах должно оставаться постоянным и равным 0, а y_2 – равным 1. Это выполняется для случаев разброса во времени моментов переключения переменных x_1 и x_0 , показанных на рис. а и г.

Если же этот разброс соответствует рис. б и в, то видно, что на выходе схемы И появится логический сигнал 1 длительностью $\Delta\tau$, а на выходе схемы ИЛИ - сигнал 0 длительностью $\Delta\tau_1$. Эти ложные сигналы и являются рисками сбоя, причем видно, что они могут проявляться, а могут и отсутствовать.

При достаточно большой разности $\Delta\tau$ помеха будет иметь длительность, во много раз превышающую время переключения элемента, и амплитуду, равную номинальному сигналу. Это уже полноценный сигнал, на который могут реагировать последующие элементы.

Если согласно логике работы устройства состояние выхода должно измениться, но вместо однократного перехода происходят многократные, то имеют место динамические риски. При динамических рисках первый и последний переходы всегда совпадают с алгоритмическими, предусмотренными логикой работы схемы. Статические риски такого свойства не имеют и считаются более опасными.